2.4 差分放大电路
前述基本放大电路仅有一个信号源输入,称为单端输入放大电路。下面将介绍具有两个信号源输入的双端输入放大电路,由于这种电路放大的是两个输入信号的电压之差,故又称差分放大(Differential Amplifier)电路。差分放大电路是一种非常有用的放大器,在许多工程应用中,为了提高系统的抗干扰能力以获取微弱的有用信号,常常以差分放大的形式进行放大。下面以图2-29所示电路为例进行说明。
图2-29a使用的是非差分输出型传感器,假设检测到的信号需要经过一段较长的传输线后进入单端输入放大器进行放大,如果传输过程中受到干扰,使得传输线中的信号出现了一个尖峰,则这个多余的干扰信号会与有用信号一起被放大,这在电子系统中是非常不愿意看到的,如何才能避免呢?图2-29b使用的是差分输出型传感器,它有正、负两个输出端,两输出端的信号之差才是检测信号,如果在传输过程中受到同样的干扰,使得两条传输线同时出现了尖峰,当进入差分放大器后,由于只放大两输入信号之差,因此放大的恰好是检测信号,两条传输线上同时出现的尖峰干扰则被相互抵消了。这种利用差分型传感器与差分放大器进行信号采集的方法在实际电路中获得了广泛应用。
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/65_01.jpg?sign=1739516895-JLNF3HvQQAcuzsI7jAYspV3eVRceN38Y-0-422e534fc9e02973bdc6796573f73f10)
图2-29 利用差分放大器抑制干扰
a)非差分型传感器与单端输入放大器 b)差分型传感器与差分放大器
2.4.1 共模信号与差模信号
差分放大器的两个输入端上一般为任意信号,记作ui1、ui2。对ui1、ui2可作如下分解:
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/65_02.jpg?sign=1739516895-8v1MCAFCqMMAj7ilcbjWEOSEfCmmCxAB-0-c379f938a7abcfa76a2f85f9114071ab)
分解式中的第一项均为,表示一对大小相等、极性相同的信号,称为共模信号,记作uic,
;分解式中的第二项为
,这是一对大小相等、极性相反的信号,称为差模信号,它们的差值
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/65_06.jpg?sign=1739516895-w1oBvWjBWsgeeP29NPh59xrd4Rtli45w-0-4c0cb21493c37f8245de55666872d79f)
恰为两输入信号ui1、ui2之差,称为差模输入电压,记作uid,即uid=ui1-ui2。
显然,差模信号携带着有用信息,是需要被放大的信号;共模信号代表附加在两输入端上的一对无用信号(例如,环境温度变化或外部干扰在两个输入端上产生的影响几乎是相同的,可等效为一对共模信号),对它们不但不需要放大,反而应当加以抑制。设差分放大电路的差模电压放大倍数为Aud,共模电压放大倍数为Auc,根据叠加定理,总输出电压为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/65_07.jpg?sign=1739516895-BaFyCTxra4PJ0NgsPSaqYEy2v10Rr1hs-0-b489f2ce0e3261863c0607e9056cb7dc)
为综合衡量差分放大电路对差模信号的放大能力和对共模信号的抑制能力,定义共模抑制比
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/66_01.jpg?sign=1739516895-XKI7nmAljc3PUotZw5MMtk5Ih2Xl9AX3-0-6764f20cea4c8522db5beb3301132799)
有时也用分贝表示共模抑制比,即
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/66_02.jpg?sign=1739516895-xBeV7AcfWmd2gD3wk8sdV8RVQwGduOae-0-e1e1bbeb6922a643ff258cd204a7cc5b)
KCMR越大,表示电路的综合性能越好,理想情况下KCMR→∞。
2.4.2 射极耦合差分放大电路
射极耦合差分放大电路如图2-30a所示,电路由两个完全对称的共射放大电路通过电流源耦合而成,正、负双电源供电。有两个输入端ui1、ui2,若两个输入端都有信号输入,称为双端输入;若只有一端有信号输入,另一端接地,称为单端输入。电路有两个输出端uo1、uo2,若信号从uo1、uo2之间取出,称为双端输出;若只从uo1或uo2输出,称为单端输出。
静态分析时,ui1=ui2=0,直流通路如图2-30b所示。电流源为VT1、VT2提供静态发射极偏置电流,保证VT1、VT2工作在放大区,且
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/66_03.jpg?sign=1739516895-RNwicSUlfNH6wZeiK72EqAVhB7r6BcHC-0-9224cf29b14aef10e0a4badb0f8396db)
动态分析时,由于实际电路中的电流源不可能是理想电流源,设其内阻为ro,得到交流通路如图2-30c所示。下面分别讨论对该交流电路分别施加共模信号和差模信号时,电路将如何表现。
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/66_04.jpg?sign=1739516895-GLHRFIWmRv0tuPrjyA6kpDX1A00fAAoX-0-18cde18ad4bd1266119e58bafa2d3af1)
图2-30 射极耦合差分放大电路
a)电路图 b)直流通路 c)交流通路
1.对共模信号的抑制
如图2-31a所示,当ui1=ui2=uic时,称为共模输入。此时晶体管VT1、VT2上的各个交流电流、电压将在Q点的基础上产生等值同向变化,即ib1=ib2,ic1=ic2,uo1=uo2;根据并联原理,将耦合在一起的VT1、VT2拆开时,相当于每个晶体管的发射极都接入了一个阻值为2ro的等效电阻,如图2-31b所示。
双端输出时,假设电路的结构和参数完全对称,则共模电压放大倍数为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/66_05.jpg?sign=1739516895-JqB6zX1nkhO7hdudZrJC8zv5irRYC6iO-0-6463ede27216a7c6a4cea39c2693d695)
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/67_01.jpg?sign=1739516895-zBhzygpzuYMu6aJgIBx64G9a9K3OgrT3-0-033d5b1b0ba8984a85a8717255e64a22)
图2-31 射极耦合差分放大电路对共模信号的抑制
a)共模输入方式 b)共模输入时的交流通路
单端输出时,若负载为RL,则共模电压放大倍数
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/67_02.jpg?sign=1739516895-hWzYtc9e6g4L9RdARLbs57d3bEiWydfD-0-d3e426fef5d79247679c15597c265ab3)
由式(2-57)可知,ro数值很大时,单端输出的共模电压放大倍数也大大降低。
综上所述,无论是双端输出还是单端输出,差分放大电路的共模放大倍数都很小,对共模信号的抑制作用很强,且ro越大,|Auc1|、|Auc2|就越小;若ro→∞,则Auc1、Auc2趋于零,共模信号将被完全抑制掉。
从图2-31b还可看出,共模输入电阻为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/67_03.jpg?sign=1739516895-8RniQydPMA3xW24Sc2kZWBrMNY413jkA-0-90848a94130ef2051b5d69bafe532589)
单端输出时的共模输出电阻为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/67_04.jpg?sign=1739516895-5IICG51ns0wCeffNNmdd9j4YY4596MkG-0-eca9edea0f090b03ba51f58824ad3a6b)
2.对差模信号的放大
当两个输入端之间加信号uid时,如图2-32a所示,两个输入端上的实际电压为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/67_05.jpg?sign=1739516895-xsyytT4gxzBikWiC9Qo4Xjde6nhnJAHh-0-d08f8d6f02da7238696a89a40fc863c4)
这是一对差模信号,即ui1=-ui2,相应的输入方式称为差模输入。此时VT1、VT2上的各个交流电流、电压将在Q点的基础上产生等值异向变化,即ib1=-ib2,ic1=-ic2,ie1=-ie2,uo1=-uo2。由于ro上没有交流电压降,故发射极e可视为“交流地”,如图2-32b所示。
由图2-32b可见,双端输出时的差模电压放大倍数为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/67_06.jpg?sign=1739516895-SBjRTZO93t4rHxiIKclGpmSyVI1SriYc-0-c350135b618d91afecfe9fa97f9998e3)
单端输出时的差模电压放大倍数为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/67_07.jpg?sign=1739516895-qqXGlsJ94ZcO3zjjgy0Rle8EqEu0S9FE-0-375ecafd2028c9810e45c34660174915)
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/68_01.jpg?sign=1739516895-mzZ3L24m4WGuDe2jWs1Jpv8bocqOyOg8-0-e4d33ee7ef09d6f7067c3fa02db7aa1b)
图2-32 射极耦合差分放大电路对差模信号的抑制
a)差模输入方式 b)差模输入时的交流通路
由式(2-61)~式(2-63)可以看出,空载时双端输出的差模电压放大倍数相当于单边共射;单端输出的差模电压放大倍数则降为双端输出的一半,且输出电压的极性与信号的取出位置有关。若uo1、uo2之间接有负载电阻RL,如图2-33所示,则RL的中性点相当于交流接地点,每个输出端上接有的等效负载电阻为RL/2,双端输出时的差模电压放大倍数变为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/68_02.jpg?sign=1739516895-90OjXHZF1ZFS4RvslNZR9etwXQo9a3zp-0-934411d5e50b4c0fe058413d757fc01e)
图2-33 差模放大时双端输出
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/68_03.jpg?sign=1739516895-HQ4NTqXOdl7rIQMTUJlt0PamYp1W5gNs-0-664f97ed538886cf895cf8b21e231f60)
若负载RL接在uo1或uo2端到地之间,则单端输出时的差模电压放大倍数变为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/68_04.jpg?sign=1739516895-7bTFbSMKxX40M7wmETAdVPojZw8owT1a-0-937ede790c5cc123732c591007013484)
从图2-32b和图2-33还可看出,差模输入方式下的差模输入电阻为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/68_05.jpg?sign=1739516895-YDr2bLMLiGxjhYUa4sM7VWlKSmpd3dkT-0-6d537ee46e859240b27df7b65222d1aa)
双端输出时的差模输出电阻为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/68_06.jpg?sign=1739516895-pXTSBkPcZrI5Ya8ADY07O7UVAFY9095l-0-af9064d197f6b8a02a307c25b2bc9b4c)
单端输出时的差模输出电阻为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/68_07.jpg?sign=1739516895-zsJMvdjpKB7GHIYlcjafaGirzZ7fDxhw-0-f8bd8e50af853b72ea56b79f17ed1bcf)
2.4.3 源极耦合差分放大电路
源极耦合差分放大电路输入电阻高、输入偏置电流极小,其电路结构、工作原理和分析方法与射极耦合差分放大电路基本相同,只需采用场效应晶体管的小信号等效模型分析计算即可。
【例2-7】 场效应晶体管差分放大电路如图2-34a所示。已知RD=10 kΩ,RS=20 kΩ,RL=15 kΩ,场效应晶体管的gm=0.9 mS,试求单端输出时的差模电压放大倍数Aud、共模电压放大倍数Auc和共模抑制比KCMR。
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/69_01.jpg?sign=1739516895-Sf1jNQV4CDfESxEScnwDG6eFDPn9enfB-0-cb9a53f338d4b9d96fbcda6dcbe44609)
图2-34 差分放大电路对差模信号的抑制
a)电路图 b)差模输入时的交流通路 c)共模输入时的交流通路
解:由图可知,ui1=ui、ui2=0,电路为单端输入,有
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/69_02.jpg?sign=1739516895-DPojP3alSZI9swz5Rnp26quKgW2KgdPl-0-fc07d93773dd74d75150680ae2bdd7b7)
说明图2-34a所示的单端输入可分解为一对差模信号和一对共模信号
的叠加。
当输入为时,交流通路如图2-34b所示。从VT2漏极输出时的差模电压放大倍数为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/69_06.jpg?sign=1739516895-9Z421ZRYuymSzPUTI4npkOd7bxFohhya-0-44a08b18fb36289d8a75c145348da7f1)
当输入为时,交流通路如图2-34c所示。从VT2漏极输出时的共模电压放大倍数为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/69_08.jpg?sign=1739516895-GaFvualKPelAbyd8RmTnME00TY1YspRG-0-89441e3b0a61f99d9cb21672dc7dc662)
共模抑制比为
![](https://epubservercos.yuewen.com/17AC5F/21122066201628406/epubprivate/OEBPS/Images/69_09.jpg?sign=1739516895-mr3Ov2a8yunGlwXFr3rdQYEv7fPGa8Pa-0-57305a2be176a94b07ca5b9ff73b7371)